TS-Labs wrote:MVV, не хочешь попробовать идею многоядерного зетника в железке? Стартует первое ядро, остальные в ресете. Память общая. Первое ядро загружает код для остальных и включает их. Доступ к периферии под вопросом, например только у 1го ядра.
красивое пожелание
Чтобы другие ядра не могли брикнуть главное ядро и своих соседей, предлагаю запилить ММУ (в котором прописаны области физ.памяти, выделяемые для каждого ядра), а всем ядрам кроме главного дать ридонли на несвою память.
еще и прерывание генерить..
Есть ли смысл развивать конфигурацию TS-Conf для платы ReVerSE-U16?
Например:
Замена softcore CPU T80@14MHz на доработанный NextZ80@42MHz
Кэш
Два процессора NextZ80@42MHz
Улучшенный контроллер SDRAM 32MB
Текстовый режим (640х480@60Hz) 80х30 16цветов (знакогенератор 8х16 4К)
Видео режим 640х480@60Hz 8/15/24bpp 256/32K/16M цветов (bitmap 1024x512)
Улучшить ускоритель графики
4 набора палитры
Sound System (8-мь звуковых канала)
Универсальная шина uBus для подключения различных устройств: расширителя ZX-Bus, FT81x, WiFi, Bluetooth, VS1053, анализатора, программатора...
...
+ MMU, More DMA channels (SPI, USART, etc..), 4+ Timers!!.. ISR's на пины.. FLOAT-арифметика..(TS-Labs где тут на форуме озвучивал возможность арифметики через регистры в AYX-32 или что то подобное..)
TS-Conf смысл развивать есть определенно - Да. Потому что это шедевр)
ps; по Lan EN42 есть что посмотреть/почитать (примеры)?
pps;есть мысли подумать над еще менее габаритной next.Revu16 с кучей пинов и 'периферией'?