TS-Labs wrote:мажет пиксели, очень конкретно.
Цифру надо ставить. HDMI какой-нибудь.
TS-Labs wrote:Сижу тут и думаю - почему природа так жестока? CHRV повторил мне раз миллион - юзай 4-х слойную плату, блеать. Минусы: она в 3 раза дороже, я неумею их разводить. Однако, подумалось, что принципиально же от 2-слойки ничем не отличается: развёл сигнальные слои на Top и Bottom, а внутренние - залил питаловом. Вот и весь профит. Тщорд... Попробую доразвести пока эту, а следующая ревизия уже на 4 слоя.
TS-Labs wrote:На: https://tsl-fpga.googlecode.com/svn/tru ... d/tsxb.sch
TS-Labs wrote:А ВГА выход какой? Не токовый?
TS-Labs wrote:А sheet переключить не судьба?
Black_Cat wrote:нет конечно
Black_Cat wrote:Корректней было бы обозначать сигналы их стандартными названиями, а не НедоПЦшными.
Black_Cat wrote:И на счёт неиспользуемых тобою сигналов - они могут быть полезны
TS-Labs wrote:Ога. А R34-36 стоят для красоты.
TS-Labs wrote:ПС. Линку на текстовый файл НЕ ДАВАТЬ. Он у мну есть. Указать конкретные названия/сигналы.
Black_Cat wrote:Можно обрисовать преемственность между TSXB и TSLVideo? В частности интересует судьба встроенного DMA.
Black_Cat wrote:ZINT и FINT, ZWAIT и FWAIT на буфере идут не в ту сторону
Black_Cat wrote:в CPLD не заходит RESET, как сбрасывать внутренние порты?
Black_Cat wrote:что за входной сигнал FIORGE/FORQ?
Black_Cat wrote:Если это IORQGE из FPGA, то его в принципе можно сформировать и в CPLD, и сэкономить по одному пину.
TS-Labs wrote:Я не знаю что такое TSLVideo.
TS-Labs wrote:Они суть входы в ФПГА
Black_Cat wrote:то, что не Пентагон внутри ZXEvo
Black_Cat wrote:ну, WAIT должен быть либо выходом, либо двунаправленным, а INT токо выходом, а он у тя почему-то вход
Users browsing this forum: No registered users and 1 guest