TSXB - вопросы разработки

[Black_Cat]

Ну а зачем?..

Для ZXEvo - пофиг, а для остальных компов придётся другую, более расширенную ревизию выпускать, эта не годится.

[TS-Labs]

Блин, как всегда, реквестирую аргументы.

[Black_Cat]

У тебя не осталось места для доп пинов и доп функционала. Для ZXEvo - это пофиг, т.к. там FPGA.
И да, в остальных компах FPGA нету, поэтому вопрос доп слота стоит ребром, поэтому дублирующий разъём обязателен.

Кроме того платы в таком формфакторе не везде годятся, так на Фениксе мастер-слот (с которого возможен ПДП) выполнен в формфакторе ISA8 (т.е. расстояние от края слота до края платы меньше), в остальных компах, кроме Кая, слоты стоят хуй знает как, поэтому один D15 не годится, т.к. он окажется где-то в нутре корпуса - надо его запараллеливать на стандартный VGA выкидыш с игольчатым разъёмом типа IDC.

да, и INT как был не в ту сторону, так и остался..

[TS-Labs]

1. Доп. функционал рассчитан как раз на левые клоны, где нет ФПГА.
2. ИНТ - подумаю, как развернуть.
3. Уменьшил высоту - теперь уже разъем не лезет физически.

АРГУМЕНТЫ! На конкретных практических примерах. А то будет, как с недописи.

[TS-Labs]

Поставил эдж-62.

[Black_Cat]

1. Доп. функционал рассчитан как раз на левые клоны, где нет ФПГА.

ставь EPM128-144, для остальных клонов возможно её хватит
Доп функции имеются ввиду те, которые реализуются с помощью доп пинов шины, которых у ZXEvo нет.

[TS-Labs]

ЕРМ3128 имеет 100 лап, и ИО там больше, чем у 3064. По корпусу кстати совместима.
Still hear no practical arguments for those 'additional' features.

[Black_Cat]

АРГУМЕНТЫ! На конкретных практических примерах. А то будет, как с недописи.

1) Доп разъём - надо т.к. в клонах мало слотов, в которые втыкается всё по отдельности, для Феникса это особо критично (доп разъём надо особый - скажу отдельно).
2) Обязательные доп сигналы в CPLD (без выхода в FPGA):
- rd DOS/, если хочешь отслеживать MAGIK, чтоб соваться в CPU0;
- r/w BLK, если хочешь соваться в CPU0;
- r/w RS - на перспективу, и если хочешь переключать внутреннюю ПЗУ;
- + ещё семь сигналов на перспективу, чтоб небыло мучительно больно, пины - r/w 17A и 18A через размыкающий джампер, 31A, 20B, 22B, 23B, 31B.

Обязательные доп сигналы в FPGA (через буфер):
- rd CLK, если хочешь делать DMA;

Кроме того часть сигналов надо перекинуть из буфера в CPLD (сквозные сигналы):
- INT/, т.к. двунаправленный;
- BUSAK/, т.к. в перспективе он двунаправленный;

Кроме того часть сигналов надо продублировать в CPLD:
- NMI/, т.к. придётся отлавливать, если лезешь в CPU0, а всё управление CPU0 сидит в CPLD;
- RES/, т.к. порты в CPLD надо ресетить;
- M1/, т.к. порты надо выбирать;
- CSROM/, чтоб совместно с RDR/ отслеживать выборку ПЗУ.

Итого: CPLD +18 PIN
FPGA +1 PIN

Кроме того обеспечить возможность переключение джампером сигнала ZIORQ/ с 17B на 17A

[TS-Labs]

1) Доп. разъем - принято. Но вырастет высота на величину разъема.
2) CPLD вообще мало за что отвечает (ты не читаешь, и ХДЛ не смотришь - я писал: она буфер и загрузчик конфы - ВСЁ). Потому любая логика шины должна быть заведена в ФПГА. Ты видимо плохо представляешь, что такое ЦПЛД: она немногим сложнее нескольких ЛА3.
CLK - принято.
~BUSAK зачем 2-направленный?
По остальному потом спрошу.
Кстати, светит перепланировка управления выходными сигналами ЦПЛД из ФПГА из-за недостатка лап, типа такого: по клоку выбор сигнала и его состояния. Клок - типа 100мгц, если сигналы будут выставляться с таким промежутком, никто ниче на хосте не заметит.

[Black_Cat]

1) Доп. разъем - принято.

Доп разъём надо специальный - 3х рядный, чтоб можно было в него запаять либо со стороны деталей игольчатый разъём, либо с обратной стороны разъём слота. Т.к. слот шире, то нижний ряд это ряд A слота, следующий ряд дублирует его - A-игольчатый, и выше всех B - и для слота и для игольчатого. Нижний ряд опустить максимально низко,на сколько возможно.

2) CPLD вообще мало за что отвечает

Имеется ввиду, что она будет отвечать

~BUSAK зачем 2-направленный?

чтоб выполнял другую функцию, когда BUSRQ/=1

[TS-Labs]

Доп разъём надо специальный - 3х рядный, чтоб можно было в него запаять либо со стороны деталей игольчатый разъём, либо с обратной стороны разъём слота. Т.к. слот шире, то нижний ряд это ряд A слота, следующий ряд дублирует его - A-игольчатый, и выше всех B - и для слота и для игольчатого. Нижний ряд опустить максимально низко,на сколько возможно.

Пгастите, не понял нихрена... Фотку можно?

чтоб выполнял другую функцию, когда BUSRQ/=1

Опять пгастите, но смотрим в ХДЛ:
wire slave_mode = fbusrq_n || zbusak_n;
ВНЕЗАПНО, захват шины считается активным при обоих сигналах = 0.
------
Сижу курю замечательный документ "Стандартизация ZX BUS интерфейсов и шин" (вспоминаю карту местности господина Кацмана) и охуеваю. Нет, документ замечателен во всех смыслах, но становится понятны две вещи:
- платы недописи не будут работать нигде кроме пентевы
- сделать плату которая а) будет работать на всех клонах (а что самое важное, не пойдет дымом от каких-нить +9 или -5 вольт) и б) будет обладать сколь-угодно сложным функционалом НЕВОЗМОЖНО.

[Black_Cat]

ВНЕЗАПНО, захват шины считается активным при обоих сигналах = 0.

нифига, читай методичку по цпу, захват шины активен токо по BUSAK/, а BUSRQ/ может хоть вечность стоять в ожидании

- сделать плату которая а) будет работать на всех клонах (а что самое важное, не пойдет дымом от каких-нить +9 или -5 вольт) и б) будет обладать сколь-угодно сложным функционалом НЕВОЗМОЖНО.

Для оригинала надо делать NemoBus шинный расширитель с некоторой логикой, а в него уже втыкать NemoBus карты, иначе никак, у него токо краевой разъём.

[Black_Cat]

Сижу курю замечательный документ "Стандартизация ZX BUS интерфейсов и шин" (вспоминаю карту местности господина Кацмана) и охуеваю. Нет, документ замечателен во всех смыслах, но становится понятны две вещи:
- платы недописи не будут работать нигде кроме пентевы

Насамделе там всё ещё более печально с фирменными спеками, просто я об этом ещё не дописал . Например IORQGE в 128 на краевой разъём выводится не на всех моделях, но основной пиздец, что IORQGE на всех 128 работает токо для #FE, и на #7FFD, #BFFD, #FFFD вааще не влияет! Вот что значит - нет генерального разработчика! А всё из-за того, что это ничтожество Синклер не заплатил главным разработчикам обещаный гонорар..

[TS-Labs]

захват шины активен токо по BUSAK/

Да блеать, а басак когда будет активен? Когда басрк выставлен. А если лапу задействовать под другой сигнал - то что?

[TS-Labs]

БК, отдельная просьба: дополни документ информацией о пентеве.

[Black_Cat]

Да блеать, а басак когда будет активен? Когда басрк выставлен. А если лапу задействовать под другой сигнал - то что?

Нет, BUSAK/ активируется токо в момент, когда проц переводит шины в Z-состояние, а делает он это по мере того как будет готов. Поэтому отслеживая BUSRQ/ можно слезть с линии BUSAK/ до того как, чтоб валидно определить момент, когда проц отдал управление. В перспективных клонах по линии BUSAK/ прямо с шины можно открыть все окна памяти, ессно для старых клонов нужна доработка, но в ZXEvo и других компах на FPGA это можно эмулировать через порт открывающий окна. Логика работы BUSRQ/ и BUSAK/ описана в стандарте NemoBus v.1.2 в этом же мануале. Референс дизайн схемотехники для KAY-1024 при желании могу дать.

БК, отдельная просьба: дополни документ информацией о пентеве.

PentEvo - это аппаратная конфигурация девборды, которая сегодня такая, а завтра дугая, и т.д.. В силу вариабельности конфы девборды, она не несёт стандартообразующих признаков, а токо отображает существующие стандарты, закреплённые в аппаратной архитектуре или документации вне этой конфы. Для PentEvo стандартообразующей аппаратной архитектурой является ATM Turbo-2+ и Pentagon-1024SL v.2.2, а так же официальная документация разработчика PentEvo. Если в этой документации чего-то не описано, значит этого нет, а неописано там много чего.. Я не могу давать неподтверждённую разработчиком информацию, т.е. информацию, которую он сам НЕ предлагает в качестве официально задокументированного стандарта. Поэтому для конфигураций под девборду ZXEvo лучшим вариантом является поддержка насколько это возможно хорошо задокументированного существующего стандарта NemoBus. Разработчики, конкретно под PentEvo, могут сами на свой страх и риск составить для себя неофициальное описание работы шины в конфигурации PentEvo, ессно без каких либо гарантий, что в дальнейшем всё будет именно так, как они предполагают. Я не располагаю полной информацией о работе шины в конфигурации PentEvo, могу токо в какой-то мере посодействовать.

[TS-Labs]

Какие на спектруме стандарты... Ты в это веришь? Relax, man.

[TS-Labs]

Поэтому отслеживая BUSRQ/ можно слезть с линии BUSAK/ до того как, чтоб валидно определить момент, когда проц отдал управление.

Чиииво?

Логика работы BUSRQ/ и BUSAK/ описана в стандарте NemoBus v.1.2 в этом же мануале.

Я как нить лучше воспользуюсь Z80 UM, вроде как разработчики писали.

Ваще да, не очень понимаю, зачем я добавил ~BUSRQ в логику мастер/слейв.

[TS-Labs]

Меня вот больше напрягает крепежное отверстие в левом верхнем углу - его расположение стандартизировано? Относительно чего и насколько?

[Black_Cat]

Какие на спектруме стандарты... Ты в это веришь? Relax, man.

Несомненно верю, а как же иначе? Не будет стандартов - не будет будущего! Отсутствие стандартов - мечта ламеров и NedoPC, типо: "Делай как хочется, не слушай концептологов!" (c) CHRV Вот так и делаются все кривые поделки NedoPC

воспользуюсь Z80 UM

Это где?

Поэтому отслеживая BUSRQ/ можно слезть с линии BUSAK/ до того как, чтоб валидно определить момент, когда проц отдал управление.

Чиииво?

Code: Select all

--------+---+---+---+---+-------------------------------------------------------
 BUSRQ/ |I&O| L |OK |A19|сигнал запроса на захват шины, синхронизируется задат-
        |   |   |   |   |чиком по спаду CLK
--------+---+---+---+---+-------------------------------------------------------
OW\BUSAK|  O| L |TTL|A26|BUSAK/ - для SLAVE слотов - сигнал подтверждения запро-
        |   |   |   |   |са на захват шины
        |I&O| L |OK |   |BUSAK/(BUSRQ/=0) - для MASTER слота - сигнал подтверж-
        |   |   |   |   |дения запроса на захват шины и открытия окон CPU0-CPU3
        |   |   |   |   |для DMA
        |   |   |   |   |OW/(OPEN WINDOW/)(BUSRQ/=1) - сигнал открытия окон
        |   |   |   |   |CPU0-CPU3 внешним устройством, снимается по второму
        |   |   |   |   |фронту CLK после BUSRQ/=0
--------+---+---+---+---+-------------------------------------------------------

[TS-Labs]

Это где?

Например здесь:
https://tsl-ds.googlecode.com/svn/CPU/Z80/z80_UM.pdf

Нащет стандартов. Я и за и нет. Т.е. стандарты хорошо, а гибкость в пределах умеренного компромисса тоже неплохо. Фоннатиком быть не стоит, имхо.

[TS-Labs]

Прикрутил 62 пиновый разъем. Умудрился (слава Мне!) впихуйнуть все в ту же высоту (63 мм от верха до нижнего края разъема).

[Sergey78]

А на какой частоте Циклон работать будет? Он успеет синхронизировать сигналы со слота от 14МГц Z80?

[Black_Cat]

Прикрутил 62 пиновый разъем. Умудрился (слава Мне!) впихуйнуть все в ту же высоту (63 мм от верха до нижнего края разъема).

слотовый+ игольчатый?

[Black_Cat]

Логика работы BUSRQ/ и BUSAK/ описана в стандарте NemoBus v.1.2 в этом же мануале.

Я как нить лучше воспользуюсь Z80 UM, вроде как разработчики писали.

Например здесь:
https://tsl-ds.googlecode.com/svn/CPU/Z80/z80_UM.pdf

Это собсно о чём? Та логика, что описана у меня, как раз по фирменным мануалам Zilog и писалась.

Меня вот больше напрягает крепежное отверстие в левом верхнем углу - его расположение стандартизировано? Относительно чего и насколько?

Если ты о креплении планки, то - не стандартизировано.. Вот токо нахрена её крепить, если она и так на разъёме держится?
Кстати по планке - разъём лучше всего расположить по высоте там, где он расположен у распространённых VGA карточек. Это позволит юзать планки от дохлых VGA, а не пилить отверстия в каждой планке надфилем