TS Forum

ZEK wrote:Не, ноги надо, подумал что можно отобрать M1/ HALT/ RFSH/ TURBO/

Зашибись, ты хотел 8 пинов, я те дал 16, терь ты хочешь ещё четыре.. Обоснуй, что за сигналы? Мультиплексированная шина пойдёт? Т.е. ты не сможешь сидеть на ней монопольно, а токо в циклах IORQ. Но, при захвате шины ты получишь монопольный доступ по времени, но опять же в циклах IORQ.

Ноги
B24 - CK0_N B25 - CK0_P
B22 - DA0_N B23 - DA0_P
A17 - DB0_N A18 - DB0_P
B13 - DQ0_N B14 - DQ0_P

B15 - SCS0/

B20, B31 - 3.3 V
A31 - KEY0

0 в номерах ног это номер слота, соединение к слотам точка-точка
3.3v на слот подается если соответствующий KEYx подключен к земле

SCSx/ - сигнал выбора на слот (Slot CS), (open drain, подтяжка на стороне платы расширения)
CKx - клок (lvds)
DAx, DBx - канал A и B с сторону плат расширения (lvds)
DQx - обратный канал от плат расширения (lvds)

пакеты идут с частотой 14MHz, синхронизированы по клоку 14Mhz на слоте
частота LVDS 280 Mhz, что позволяет 40бит передать в сторону платы за один клок 14Mhz и 20 бит обратно (32 и 16 бит чистыми)

как то так

Извиняюсь, что без приглашения.
Я правильно понял, что будет некий мост (между чем и чем?) для связи хоста и плат расширения?
Ну, т.е. если можно, опишите всю архитектуру. И да, а на чем 560мгц то выгребется? Цэ2 - 250-350. А остальное все дорогое, как леонид ильич брежнев.

Пофик любой циклон, ориентировочно второй, хотя мне нравятся 4 циклоны, особено ценой
http://www.altera.com/devices/fpga/cycl ... ities.html

Хотя да, тут есть смысл не за скоростью гнаться а за надежностью, x20 коэфициент 280Мгц, потянет самый чаморошный циклон
http://www.altera.com/literature/hb/cyc ... i51005.pdf

40бит тож поидее хватит (после преобразования 8->10) 32 бит, пропускная способность 56мбайт/сек голая, фактическая если не замарачиваться с разной длиной пакета и делать жестко 32бит к плате, 16бит от платы 14мбайт/сек, что с головой, можно было бы и ниже частоту, но увеличится латентность шины, а подсовывать wait процу не охота, в циклах DMA можно и весь канал занимать

Про автодетект старых устройств, пусть будет порт к пример #00 который управляет шиной в режиме совместимости, бит 0 этого порта блокирует прохождение сигнала iorq на слоты, в этом режиме все порты кроме #00 блокируются, при чтении с любого порта адреса идут на слоты с шины читаются состояния сигналов IORQGE с слотов (бит 0 - слот0 бит1 - слот1 итд), то есть можно определить по каким адресам в каком слоте отзывается устройство, тупым перебором конечно не получится но можно к примеру в дровах прикладывать процедуру детекта устройства, то есть к примеру драйвер smuc проверяет отзывается ли плата smuc по нужным адресам или нет, если отзывается процедура детекта больше не нужна и её можно подвинуть из памяти, если не отзывается то можно весь драйвер подвинуть

Дима, то что ты написал, может быть обсуждаемо только для новых клонов, потому как в старых с вероятностью 99% никто ничего резать и паять не будет, а если генерить сразу новый клон, то и цепляться за NemoBus нет смысла. Короче твой концепт захвата пинов неактуален ни для старых клонов, ни для новых. Поэтому, единственным реальным способом получить LVDS является тот, что предложил я - интерфейсная плата в разъём IDE для ZXEvo и доп LVDS разъём на каждой LVDS карте. Для старых клонов одна из LVDS карт (полагаю видеокарта) будет одновременно и хостом.
Моя концепция - реальна, твоя - нереальна. Выбирай, что тебе милее - тешить себя несбыточным, или сделать что-то реальное.

И зачем уперся lvds на рассыпушном клоне? Там его юзать не для чего

ZEK wrote:И зачем уперся lvds на рассыпушном клоне? Там его юзать не для чего

В основном - да, и я те об этом говорил. А на новых клонах нет смысла суваться внутрь NemoBus. Хочешь LVDS шину прям на мамке и чтоб одновременно с NemoBus - без проблем - ставим небольшой кусок разъёма впереди старого типа NemoBus (т.е. такого типа как на ZXEvo) и получаем LVDS и NemoBus v.2.0 в одном флаконе. А как переходный вариант можно делать то, что предложил я. В этом случае LVDS карты можно уже будет выпустить под ZXEvo, а потом уже и новые клоны подтянутся со стандартными слотами уже на мамке. Это более реальный план, в отличие от твоего.

Посмотри лучше правильно ли я разъемы раставил

ZEK wrote:Посмотри лучше правильно ли я разъемы раставил

Размеры щас посмотретть не могу, но могу сказать, что краевой разъём как в Фениксе - обязателен!

4 слота мало? Размер платы усеченый по ширине Micro ATX, высота полная, краевой некуда, из радостных новостей тормозной цепочки iorqge в ХЗБ 2.0 не будет
Слоты по идее ставил под NeoGS

ZEK wrote:4 слота мало? Размер платы усеченый по ширине Micro ATX, высота полная, краевой некуда, из радостных новостей тормозной цепочки iorqge в ХЗБ 2.0 не будет

В Фениксе тоже Micro ATX и там есть куда. Ещё раз говорю - старую NemoBus не трогай, поставь впереди неё LVDS с необходимыми тебе сигналами, там пинов до дури влезет.

Я старую и не трогаю, никто из плат кроме NemoFDC не поломается от переделки

ZEK wrote:Я старую и не трогаю, никто из плат кроме NemoFDC не поломается от переделки

Ну так и поставь впереди доп разъём на новую шину, а старую не трогай.

Тогда 4х слойка будет, оно нафик не надо, если 4х слойка будет тогда мой маразм меня на BGA потянет, держу себя в руках

ZEK wrote:Тогда 4х слойка будет, оно нафик не надо, если 4х слойка будет тогда мой маразм меня на BGA потянет, держу себя в руках

Нет там необходимости 4х слоёв, токо разве от жадности. Давай переосмысливай свою концепцию под доп слот.

Смысле не вижу, ног хватает и в этом слоте, платам работать не мешает, итого противопоказаний нет, на совместимость с немо не претендую, шина называется хрензнаетбас

ZEK wrote:Смысле не вижу, ног хватает и в этом слоте, платам работать не мешает, итого противопоказаний нет, на совместимость с немо не претендую, шина называется хрензнаетбас

Я те скажу как будет - ты не предусмотришь всего, что возможно в NemoBus, и в результате получишь какую-то несовместимость, и буде очередной говнострой - тут читаем, тут не читаем, а здесь мы селёдку заворачивали..

я забрал себе M1 RFSH NMI из того что было, все эти сигналы нужны только для NemoFDC, что бы не было печальки из за M1 не буду пропускать цикл INTA на шину, предусматривать нечего, если есть что то полезное что юзает эти сигналы примеры в студию, хотел еще и int забрать его всеравно никто не генерит, а на многих компах его и нельзя генерить

предусматривать возможности немобус нет нужды, папой шины считаю ХЗБ 1.0 из эвы

В цикле INTA, IORQGE селектирует по приоритету чей INTA - это как пример того что ты не знаешь и не учитывал, просто это ещё нигде не применено, но предусмотрено.

ZEK wrote:я забрал себе M1 RFSH NMI

Я те ещё раз говорю - нет абсолютно никакого смысла лезть внутрь NemoBus, а тем более делать какие-то новые левые её клоны. Посмотри как правильно делались такие вещи в отрасли: ISA8->ISA16->VLB. Не надо быть святее Папы Римского - делай как принято в отрасли, хватит нам радиогубительства!

Не убедил, INT платы послать не могут, INTA не нужен им

ZEK wrote:Не убедил, INT платы послать не могут, INTA не нужен им

Какие не могут? Те, которые будут - могут.
Дима, главное правило любого развития: если есть альтернатива - пойти революционным путём, или эволюционным, то выбирается без вариантов эволюционный! Революционный путь выбирается только от безисходности.

Black_Cat wrote:Те которые будут - могут

В современных реалиях если кто и будет делать плату под слот, он будет рассчитывать что бы на всех девайсах работало, а INT можно со слота послать только на фениксах и кае последнем, так что int в пролете, но в принципе уговорил, оставлю 1 слот не тронутым, могу даже клок проца завести, и сделать возможность int посылать, считай разъем для видяхи под рассыпушные клоны

Дима, сдуваешь с дохлой мамки разъём PCIEx1, ставишь впереди NemoBus = профит! Т.к. там слишком много пинов, то внутренние ряды, чтоб не делать 4х слойку не юзаешь - будут в резерве для будущих 4х слоек.

На пентеве на слоте ИНТ есть.