Контроллер SDRAM

FPGA, CPLD

Postby TS-Labs » Mon, 14.07.2014 00:53:58

Начал пилить. Примерное техзадание.
- несколько девайсов, со своими шинами
- девайс заказывает адрес, режим, длину бурста
- одновременные запросы приоритезируются
- если запросы в разных банках, обращение использует команды для банков с низшим приоритетом только в циклы NOP
User avatar
TS-Labs
 
Posts: 5046
Joined: Thu, 26.07.2012 01:29:56

Postby ZEK » Fri, 18.07.2014 15:54:41

WR/RD можно одновременно обрабатывать в разные банки, плотность загрузки можно увеличить
KOE сказал заработает, значит заработает. Он кандидат наук, а не радиолюбитель. (c) alone
User avatar
ZEK
 
Posts: 172
Joined: Mon, 10.06.2013 13:51:07

Postby TS-Labs » Fri, 18.07.2014 19:27:17

Да, согласен. Общая идея такая: есть 2 сиквенса для рд и вр циклов, но если канонично при работе в 1 рыло в sequence-ах были бы нопы, то щас нопы заменятся на не-нопы для сиквенсов от запросов с меньшим приоритетом, там где это допустимо. Ну и с учетом конфликта данных на шине при переходах рд/вр.
User avatar
TS-Labs
 
Posts: 5046
Joined: Thu, 26.07.2012 01:29:56


Return to HDL

Who is online

Users browsing this forum: No registered users and 1 guest

cron

x