TS-Labs wrote:Регистр вектора маскируемого прерывания (I[7:0]) используется в качестве старшего байта адреса таблицы, D[7:0] - младшего.
TS-Labs wrote:При завершении ISR инструкциями EI : RET
TS-Labs wrote:Источник line срабатывает в каждой строке, когда горизонтальный счетчик растра равен 0.
NovaSTorm wrote:Что насчёт того, что у Z80 CTC и прочей периферии "The low-order bit of the vector is always zero according to a
convention"?
NovaSTorm wrote:но разве не RETI надо, чтобы IEI/IEO нормально ставились устройствам для работы вложенных прерываний?
NovaSTorm wrote:не логичнее на последнем пикселе строки, чтобы можно было что-то делать во время ретрейса?
TS-Labs wrote:1. Какого вектора? I?
TS-Labs wrote:2. С какой целью?
TS-Labs wrote:
"Ноль" строки начинается за 44 такта
NovaSTorm wrote:Идеологическая "совместимость" с оригинальным чипсетом.
NovaSTorm wrote:А-а-а! Вот оно как...
Grey wrote:Чем отличается от простого 14 ? И от чего зависит, будет он работать на конкретной плате или нет?
<TS-Labs> 14+ лучше не юзать, ибо у кого-то может не пойти
<TS-Labs> 14+ убирает 1 такт 28мгц из вейта
<Buyan> т.е. оно есть, но прогу привязывать к ним не надо.. я так и думал
<TS-Labs> есть разные экзы пентев с разной памятью
<TS-Labs> и некоторые памяти слоупочные
<TS-Labs> проц снимается с вейта и забирает дату с памяти
<TS-Labs> а ее там - упс и нема
synthetic wrote:скрытую часть Insult
synthetic wrote:Почему результат на бэйзе и тскнфе отличаются?
TS-Labs wrote:они точились под оригинальный пентагон по тесту болека
TS-Labs wrote:положение инта подгоняется программно регистрами H/VSInt.
Users browsing this forum: No registered users and 1 guest