Прикрутим USB-накопитель

Железо, связанное с TS-Conf

Postby Mor-Da » Sat, 20.02.2021 12:11:00

Собрал на макетке: в статике перетыкая проводок, ГАЛка, согласно логике, переключает выход, а на жывом компе - нет. На ГАЛке 25ns, не думаю что это может быть причиной. Также на макетке собрал из ЛЕ1 и ИД7, то ж работает. Попробовать из логики в Эву засунуть. Не полная дешифрация не может быть причиной?
User avatar
Mor-Da
 
Posts: 358
Joined: Fri, 12.02.2016 07:20:43
Location: Воткинск (родина П.И.Чайковского)

Postby TS-Labs » Sat, 20.02.2021 21:07:19

Ты кстати можешь использовать какой нить сигнал на плате пентевы из фпга. Впили дешифратор в фпга, выведи сигнал наружу. На попробовать пойдет.
User avatar
TS-Labs
 
Posts: 5342
Joined: Thu, 26.07.2012 01:29:56

Postby Mor-Da » Sat, 27.02.2021 16:14:23

Пока буду писать здесь о компиляции и сборе прошивки, потом, возможно, опыт оформится в виде трэда. Мой скилл железячника-инженера далек даже от среднего, и в связи с отсутствием туториала пляшу на грабляк, как получается.
Итак: Опытным путем выяснил, что для компиляции проекта TS-conf нужен Quartus II 9.0 SP2 (с этой версии он уже Web-edition, не делится на 32 и 64, даже можно лицензировать, просто с 9-кой были вилы). Скомпилировал в самом Квартусе (не через bat-ник) вот с такими Critical Warning-ами, но без Error-ов:
Code: Select all
Critical Warning: Can't find Memory Initialization File or Hexadecimal (Intel-Format) File D:/altera/pentevo/fpga/current/quartus_vdac2/none.mif -- setting all initial values to 0
Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.

В итоге получил: top.pof, top.sof, top.rbf.
Дальше нужно собрать BIN-овскую прошивку. Вот тут я пока встрял, вижу в папке \avr\current\default Makefile, но что с ним делать я пока не знаю. Не, не так, чем его исполнить?
User avatar
Mor-Da
 
Posts: 358
Joined: Fri, 12.02.2016 07:20:43
Location: Воткинск (родина П.И.Чайковского)

Postby WBC » Sat, 27.02.2021 21:47:18

нужно поставить AVR GCC вместе с make (я прикручивал к mingw, несколько геморно, зато более-менее нативные тулзы; можно и в обычном виндовом окружении), далее в консоли заходим в \avr\current\default и делаем make :)
--wbcbz7
User avatar
WBC
 
Posts: 292
Joined: Fri, 19.09.2014 10:23:23
Location: omsk XOR nsk

Postby TS-Labs » Sat, 27.02.2021 21:58:27

Mor-Da wrote:Дальше нужно собрать BIN-овскую прошивку.

Необязательно. Собранный .sof можно заливать в фпгу через джтаг при помощи USB Byteblaster.
User avatar
TS-Labs
 
Posts: 5342
Joined: Thu, 26.07.2012 01:29:56

Postby Mor-Da » Sat, 27.02.2021 22:00:25

Но залитый . sof ведь похерится после ресета?
Планирую свой CS повесить туда, куда TSL вывел CS для второй карты.
User avatar
Mor-Da
 
Posts: 358
Joined: Fri, 12.02.2016 07:20:43
Location: Воткинск (родина П.И.Чайковского)

Postby Mor-Da » Sun, 28.02.2021 10:27:22

У ACEX-а ведь сразу зашивается конфа, а не по включению каждый раз как у Циклона, верно ведь?
2 TSL, вместо этой строчки (в модуле zports) assign sd2cs_n = spi_cs_n[2];
написал: assign sd2cs_n = !(!iorq && (a[15:1]==15'b110110101000000)) //port DA8x;
и в tune.v раскомментировал `define SD_CARD2.
Сработать должно?
User avatar
Mor-Da
 
Posts: 358
Joined: Fri, 12.02.2016 07:20:43
Location: Воткинск (родина П.И.Чайковского)

Postby TS-Labs » Mon, 01.03.2021 22:19:23

Mor-Da wrote:Но залитый . sof ведь похерится после ресета?

Я говорил - "на попробовать".
Mor-Da wrote:У ACEX-а ведь сразу зашивается конфа, а не по включению каждый раз как у Циклона, верно ведь?

Не верно.
Mor-Da wrote:Сработать должно?

По идее да.
User avatar
TS-Labs
 
Posts: 5342
Joined: Thu, 26.07.2012 01:29:56

Previous

Return to Hardware

Who is online

Users browsing this forum: No registered users and 1 guest

x