Прикрутим USB-накопитель

[Mor-Da]

Собрал на макетке: в статике перетыкая проводок, ГАЛка, согласно логике, переключает выход, а на жывом компе - нет. На ГАЛке 25ns, не думаю что это может быть причиной. Также на макетке собрал из ЛЕ1 и ИД7, то ж работает. Попробовать из логики в Эву засунуть. Не полная дешифрация не может быть причиной?

[TS-Labs]

Ты кстати можешь использовать какой нить сигнал на плате пентевы из фпга. Впили дешифратор в фпга, выведи сигнал наружу. На попробовать пойдет.

[Mor-Da]

Пока буду писать здесь о компиляции и сборе прошивки, потом, возможно, опыт оформится в виде трэда. Мой скилл железячника-инженера далек даже от среднего, и в связи с отсутствием туториала пляшу на грабляк, как получается.
Итак: Опытным путем выяснил, что для компиляции проекта TS-conf нужен Quartus II 9.0 SP2 (с этой версии он уже Web-edition, не делится на 32 и 64, даже можно лицензировать, просто с 9-кой были вилы). Скомпилировал в самом Квартусе (не через bat-ник) вот с такими Critical Warning-ами, но без Error-ов:

Show Spoiler

Code: Select all

Critical Warning: Can't find Memory Initialization File or Hexadecimal (Intel-Format) File D:/altera/pentevo/fpga/current/quartus_vdac2/none.mif -- setting all initial values to 0
Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.

В итоге получил: top.pof, top.sof, top.rbf.
Дальше нужно собрать BIN-овскую прошивку. Вот тут я пока встрял, вижу в папке \avr\current\default Makefile, но что с ним делать я пока не знаю. Не, не так, чем его исполнить?

[WBC]

нужно поставить AVR GCC вместе с make (я прикручивал к mingw, несколько геморно, зато более-менее нативные тулзы; можно и в обычном виндовом окружении), далее в консоли заходим в \avr\current\default и делаем make

[TS-Labs]

Дальше нужно собрать BIN-овскую прошивку.

Необязательно. Собранный .sof можно заливать в фпгу через джтаг при помощи USB Byteblaster.

[Mor-Da]

Но залитый . sof ведь похерится после ресета?
Планирую свой CS повесить туда, куда TSL вывел CS для второй карты.

[Mor-Da]

У ACEX-а ведь сразу зашивается конфа, а не по включению каждый раз как у Циклона, верно ведь?
2 TSL, вместо этой строчки (в модуле zports) assign sd2cs_n = spi_cs_n[2];
написал: assign sd2cs_n = !(!iorq && (a[15:1]==15'b110110101000000)) //port DA8x;
и в tune.v раскомментировал `define SD_CARD2.
Сработать должно?

[TS-Labs]

Но залитый . sof ведь похерится после ресета?

Я говорил - "на попробовать".

У ACEX-а ведь сразу зашивается конфа, а не по включению каждый раз как у Циклона, верно ведь?

Не верно.

Сработать должно?

По идее да.